1．は　じ　め　に

　LSIは過去ムーアの法則に従って平面トランジスタの微細化が進み，大容量化，低コスト化，高速化，低消費電力化が着実に進められてきた．その結果論理LSIの代表であるMPU（Micro Processor Unit）では10億個以上の平面トランジスタを用いたGHz動作が実現され，メモリLSIの中で最も大容量化が進んだ平面トランジスタを用いたNAND形フラッシュメモリでは64Gbitまで大容量化が進められている⁽¹⁾．しかしながらこの平面トランジスタの微細化もショートチャネル効果等のため近年限界に近付いている．

　本稿ではまず現在の平面トランジスタを用いた平面論理回路の設計法とその課題について述べ，次にこの課題を解決するために提案された平面論理回路を縦方向に積層した積層論理回路について述べ，最後に三次元形メモリの製造技術を用いた新しい積層論理回路について述べる．

2．平面論理回路の課題

　現在のLSIではシリコン基板の表面に平面上にトランジスタが形成されるいわゆる平面トランジスタを基本単位として，それを複数個シリコン基板上に配列して異なる平面トランジスタの間を配線で接続する構成を用いている．LSIで複雑な機能を実現するためには多数の平面トランジスタが必要になる．図1に平面トランジスタの構造を示す．シリコン基板（後述する方式との関係でシリコン柱とも呼ぶ）の上にゲート絶縁膜を介してゲートが横方向に走る構成を用いている．電流はドレーンからソースに横方向に流れる．LSIでは過去ムーアの法則に従い着実に平面トランジスタ数が18か月（1世代）で2倍に増加し，現在数十億個の平面トランジスタが集積されている⁽²⁾．平面トランジスタの面積が大きいとそのLSIは非常に大きくなり動作性能と製造コスト的に現実的なLSIは実現できない．この問題を解決するため，過去平面トランジスタの寸法を1世代で長さ方向に0.7倍に縮小するスケーリング則⁽³⁾を用いてきた．スケーリング則によると平面トランジスタは図1の縦，横，高さ方向に同じ割合（0.7倍）に縮小すると小形化されるだけでなく，高速化，低消費電力化も併せて実現できる特徴がある．すなわちLSIでは過去半世紀近くムーアの法則とスケーリング則を指導原理としてLSIの高集積化（1mm²程度の小さなLSIの面積に平面トランジスタ数を増やすこと），高速化，低消費電力を実現してきた．