|
電子情報通信学会 - IEICE会誌 試し読みサイト
© Copyright IEICE. All rights reserved.
|
|
|
電子情報通信学会 - IEICE会誌 試し読みサイト
© Copyright IEICE. All rights reserved.
|
abstract
ユーザが手元で自由に所望の論理回路を構成できるFPGA（Field Programmable Gate Array）は，電力効率の良い計算アクセラレータとしても注目を集めている．特に近年では深層学習などAI関連分野のアプリケーションを実装するためのプラットホームとして有力視されており，AI実装技術の研究も盛んである．本稿ではFPGAはどのようなメカニズムでハードウェアレベルの柔軟性を提供しているのか，また，AI分野の計算アクセラレータとしてどのような特徴や可能性を持っているのかについて述べる．
キーワード：FPGA，計算アクセラレータ，再構成可能回路
FPGA（Field Programmable Gate Array：書換え可能なゲートアレー）はユーザがプログラムを組むことにより，内部の回路を自由に構成することのできるハードウェアデバイスである(1),(2)．1980年代に基本的なメカニズムが考案され，1990年代にかけて急速に実用化された．当初は実現できるハードウェアの規模が小さく，動作速度も遅かったことから，システム内のモジュールを相互接続するためのグルーロジックとしての利用や，ASIC（Application Specific Integrated Circuit：特定用途向け集積回路）開発のプロトタイプとしての利用が主流であった．しかし，半導体技術の進歩によりFPGAの集積度や速度は目覚ましい発展を遂げ，またFPGAアーキテクチャそのものの改良や回路設計技術の進展もあり，民生品への適用も拡大するに至っている．昨今ではアルゴリズムをそのままハードウェア化して構成することで，電力性能比の高い計算アクセラレータとして利用する手法にも注目が集まっており，特にAI分野は主要なアプリケーション領域の一つとなっている．
本稿ではFPGAがどのように論理的柔軟性を提供しているのかについて述べるとともに，AI分野におけるFPGAの可能性について展望する．
本章では，まずFPGAがどのように任意の組合せ回路や順序回路を実現するのか，その基本構造と動作原理について述べる．その後，様々な回路をより効率良く実現するための構造上の特徴や設計技術について述べる．
FPGAにおける組合せ回路のプログラマビリティを実現する基本メカニズムがLUT（Look-up Table）である．LUTは小規模なメモリであり，ここでは例として，図1のように1ビットのワードデータを八つ格納できるLUTを考える．ワード数が8であるから，アドレスバスの幅は3ビットとなる．いま，アドレスバスの各ビットをそれぞれA，B，Cとし，データの出力信号線をYとする．LUTはメモリであるから，アドレスバスに読み出したいデータの番地を与えれば，当該番地に格納されたデータが出力される．これは見方を変えれば，A，B，Cを入力，Yを出力とした組合せ回路の動作と同じである．
続きを読みたい方は、以下のリンクより電子情報通信学会の学会誌の購読もしくは学会に入会登録することで読めるようになります。 また、会員になると豊富な豪華特典が付いてきます。
電子情報通信学会 - IEICE会誌はモバイルでお読みいただけます。
電子情報通信学会 - IEICE会誌アプリをダウンロード
