1．ま　え　が　き

　近年の深層学習の研究の目覚ましい成果によりすばらしい改善・高度なタスクが達成されており，画像，ビデオ，音声処理などは顕著な例であろう．例えば，畳込みニューラルネットワーク（CNN: Convolutional Neural Network）はImageNet画像認識タスクにおけるTop5の画像分類精度を73.8%から84.7%に引き上げた反面，CNNのモデルサイズはいまだに増加し続けており，多大な計算量とストレージが必要である．例えば，CNNの一種であるVGG⁽¹⁾は224×224ピクセルの画像サイズで390億の浮動小数点数演算を必要とし，500MByteのパラメータを持つ．計算時間は入力画像サイズに比例するため，高解像度の画像を計算するには1,000億以上の演算が必要であり，現に物体検出や姿勢推定などは認識精度を上げるために入力画像は高解像度化している．

　しかし，その計算のためのストレージや複雑度，消費電力が応用範囲を制限している状況であり，特に組込みシステムではその制約が厳しい．一般的なCPUは10～100Gflopを1秒間に実行するため，その電力効率は多くの場合1GOP/Jを下回る．CPUは高性能が求められるクラウド上のアプリケーションや低消費電力が要求される場合，適用が難しい．同様に，GPUも電力消費が大きい問題を抱える一方，FPGAがエネルギー効率の良いCNN計算のプラットホームの候補である．FPGAは高い並列性や不必要なロジックを排除することでCNNが持つ高い並列性と低ビット精度可能な特性を活用できる．ハードウェアアルゴリズムの研究においても，CNNモデルの認識精度劣化を抑えつつハードウェアに適した単純なモデルに置き換えることでCPUやGPUと比較して高エネルギー効率を達成可能にしている．本稿ではエネルギー効率が高く柔軟なFPGAベースのCNNアクセラレータとその設計手法を要約し，FPGAに適したバイナリー（2値）CNNアクセラレータの設計手法を紹介する．

2．CNN（Convolutional Neural Network）