|
電子情報通信学会 - IEICE会誌 試し読みサイト
© Copyright IEICE. All rights reserved.
|
|
|
電子情報通信学会 - IEICE会誌 試し読みサイト
© Copyright IEICE. All rights reserved.
|
シリコンフォトニクスを用いた光通信素子の研究開発最新動向
2.
シリコンフォトニクスを用いた1.6Tbit/sインタコネクション集積チップの開発
Development of 1.6-Tbit/s Interconnect Integrated Chip Based on Silicon Photonics Technology
データセンターで用いられる光トランシーバは，2030年頃までに1.6Tbit/sになると予測されている．また，大容量というだけでなくLSI直近に実装するため小形化・低消費電力化も同時に求められる．シリコンフォトニクス技術を用いて1.6Tbit/sの超小形・大容量波長分割多重チップの要素素子である112Gbit/s Ge電界吸収形光変調器・導波路形Ge受光器及びこれらを動作させる最先端SiGe-BiCMOSプロセスを用いたドライバ・TIA，更に，16波長合分波器を開発し，基本動作を実証した．
キーワード：シリコンフォトニクス，電界吸収形光変調器，導波路形Ge受光器，波長分割多重
モバイル/IoTの進展やAI/ディープラーニングの進展，更に，近年では3D仮想空間のメタバースが新たな流行になり始めており，世界のデータ量は2025年には175ZByteになると予測されている(1)．これらのデータが集まるハイパスケールデータセンターのサーバボードで用いられる光トランシーバ容量は，現状の100～200Gbit/sから2025年頃には400～800Gbit/s，そして2025～2030年頃には1.6Tbit/sが必要になると予測されている(2)．このような状況の中で，従来から用いられてきたActive Optical Cable（AOC）と呼ばれる光トランシーバの形態では，LSIからサーバボード端までの電気配線が必要なため高速化・低消費電力化の限界に直面している．この状況を打開するために，ボード上やLSIパッケージ上に光トランシーバを置いて，LSIと光トランシーバ間の電気配線を短くする，Near Package Optics（NPO）やCo-packaged Optics（CPO）が提案されている(2)．本稿では，CPOに対応可能な1.6Tbit/sの超小形・大容量光集積チップの基盤技術をシリコンフォトニクス技術を用いて開発した．1Tbit/sクラスのインタコネクション集積チップを実現していくには，今後の光ファイバ実装などのスケーリングも含めて考えると波長分割多重が必須になる．そのため，112Gbit/s PAM4動作可能なGe電界吸収形光変調器・導波路形Ge受光器及びこれらを駆動するドライバ・TIA，そして，16波長合分波器を開発し基本動作を実証した．
波長多重によるスケーリングが可能で，かつ，低消費電力で高速112Gbit/s動作が可能な光変調器を実現するには，どの方式のSi光変調器を選択するかが重要になる．Si光変調器の方式は大別して三つになる．すなわち，Siマッハツェンダ（MZ: Mach-Zehnder）形光変調器，Siリング形変調器，Ge電界吸収（EA: Electro-Absorption）形光変調器である．Si MZ形光変調器は，両アームに分けられた光信号の干渉を用いて光のオンオフを行うため，温度耐性や波長帯域などに対して優れているが，サイズや消費電力が他の方式に比べ大きくなる．一方，Siリング形光変調器は，リングに共振する波長がリング内に閉じ込められて光がオフされるため，小形・低消費電力ではあるが，温度及び波長依存性が大きいため温度調整が必要になる．これらの方式に対して，Ge-EA形光変調器は，半導体に逆バイアスを印加することで吸収端を変化させて，光のオンオフを行うため，サイズ，高速性，消費電力，共に優れており，この方式を選択した．また，Pulse Amplitude Modulation 4（PAM4）と呼ぶ信号振幅を4値に分けて変調する方式を採用し112Gbit/sまで高速化した．すなわち56Gbit/s信号をベースに4値を用いることで112Gbit/sを実現している．
続きを読みたい方は、以下のリンクより電子情報通信学会の学会誌の購読もしくは学会に入会登録することで読めるようになります。 また、会員になると豊富な豪華特典が付いてきます。
電子情報通信学会 - IEICE会誌はモバイルでお読みいただけます。
電子情報通信学会 - IEICE会誌アプリをダウンロード
