IOWN等に代表される，次世代ネットワークにおいて光電融合を実現するための，シリコンフォトニクスによる超小型光集積回路の研究が進んでいる．シリコン導波路を用いることで，その大きなコア・クラッド間の比屈折率差（）により，導波路そのものの大きさを従来の化合物半導体導波路に比べ，100分の1程度に縮小することができる．そのため，シリコンフォトニクス技術を用いて，これまで様々な光集積回路の大規模集積化・小型化が実現されてきた．しかし，通常の導波路型素子は，動作原理自体は従来材料系のものと同じであるので，小型化には導波路型であるが故の限界がある．こうした従来素子の小型化の限界を打破し，シリコンフォトニクスプラットフォームにおける究極的な小型化を可能とする素子として，モザイク素子が注目を集めている(1)．本稿では，このモザイク素子の概要を説明し，筆者らが開発してきた独自の設計法，そして，実際のモザイク素子の例を幾つか示す．

図1に，一般的なモザイク素子の構造図を示す．シリコンフォトニクスにおいては，シリコンを導波路のコアに用い，空気，若しくはの上部クラッドを持ち，矩形のモザイク領域の，任意の位置に入出力導波路が接続されている．モザイク領域は，100～200nm角程度のピクセルに分割され，それぞれのピクセルに1（コア），0（クラッド）が，図1のようにモザイク状に割り当てられる．コア・クラッド間で極めて大きな屈折率差をもつため，一つのピクセルにおける光の位相変化を柔軟に操ることができる．そのため光のパワースプリッタなどの単純な機能から，より複雑な，波長・モード制御など，目的に応じて光を柔軟に制御することが可能である．また，同じ機能を有する導波路素子に比べ，その面積を10から100分の1程度に縮小可能であり，シリコンフォトニクスにおいて，光受動素子を究極的に小型化できる可能性がある．モザイク素子の設計にあたっては，目的となる機能を有するモザイクパターンを見つけることが最重要となる．全ピクセル数がの場合，モザイクパターンの全数はとなるが，ピクセル数は少なくとも数百はあることが多く，人間のマニュアル設計によって，その中から目的の性能を持つモザイクパターンを発見することはほぼ不可能である（に対する組合せの“桁数”は31桁）．そのため，モザイク素子では，所望の特性をもつモザイクパターンを見つけるための設計法がキー技術となる．