1．　は　じ　め　に

　情報化社会の発展は電子デバイスの性能向上によるところが大きく，特に相補形金属絶縁体半導体（CMOS）素子の性能向上が重要な役割を担ってきた．CMOS素子は微細化によって高速化と高集積化を同時に達成し，飛躍的な性能向上を実現してきた．しかし，このようなアプローチは物理的限界に直面しつつあり，微細化によらない新しい指針が求められている．そのような背景の下，我々が注目しているのは，電子のスピンを活用する「スピントロニクス」である．スピンとは電子に内在する自由度であり，上向きと下向きの2種類を取り得る．両者は「上向きスピン・下向きスピン」や「アップスピン・ダウンスピン」，「多数スピン・少数スピン」など複数の呼び方があるが，本稿では「アップスピン・ダウンスピン」を採用する．スピントロニクスは2007年にノーベル物理学賞を受賞した巨大磁気抵抗効果の発見を皮切りとして盛り上がり始めた研究分野である．代表的なスピントロニクス素子の構造は極薄の非磁性体金属や非磁性体トンネル絶縁膜を2枚の強磁性体で挟んだ3層構造をしており，2枚の磁化（磁気モーメント）の相対角度により，面直方向の抵抗が変化する．非磁性金属の場合には「巨大磁気抵抗素子」，非磁性体トンネル絶縁膜の場合には「トンネル磁気抵抗素子」または「磁気トンネル接合」と呼ばれる．効果が大きいものでは磁化の平行状態（相対角度0°）と反平行状態（相対角度180°）で5～10倍程度の抵抗変化を実現しており，更に大きな抵抗変化を目指した研究も精力的に行われている．ハードディスクドライブの読取りヘッドに利用されており，記憶容量の飛躍的な向上に貢献してきた．また，トンネル磁気抵抗素子は磁化配置（平行・反平行）を不揮発情報とする不揮発性メモリにも応用展開され，実用化に至っている．これらのスピンデバイスは2端子素子であり，2端子間の抵抗を磁化配置で制御する．それに対し，我々は3端子素子にスピン機能を付加することに着目している．特に注目しているのが，スピン金属半導体絶縁体電界効果トランジスタ（スピンMOSFET）である．既存のMOSFETにおいて，ソース・ドレーンが強磁性体で構成されており，チャネル中にはスピン情報を有した電子が輸送される．ゲート電界によるドレーン電流制御だけではなく，強磁性ソース・ドレーン電極の磁化配置でもドレーン電流を制御できる⁽¹⁾．このようなスピンMOSFETの半導体チャネル材料としてはシリコン（Si）が有望である．Siは既存の半導体技術との整合性が高いほか，良好なスピンコヒーレンスが予想されており，実験でもスピンの長時間保持，長距離輸送が報告されている⁽²⁾．我々のグループでもシリコンスピンMOSFETの実現に向けた研究を行っており，Si中へのスピン注入・輸送・検出の室温検証に成功している^(3),(4)．