小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション 2.基盤技術   2-4 原子時計チップ ──新たなマイクロデバイスとしての可能性── Atomic Clock Chip as a New Class Microdevice

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション
2.基盤技術
 
2-4 原子時計チップ
──新たなマイクロデバイスとしての可能性──
Atomic Clock Chip as a New Class Microdevice

p.383
原 基揚

極めて正確な時計をあなたの手に

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション 2.基盤技術   2-3 日本標準時の分散構築 Decentralized Construction of Japan Standard Time

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション
2.基盤技術
 
2-3 日本標準時の分散構築
Decentralized Construction of Japan Standard Time

p.378
花土ゆう子

災害時における標準時刻の高精度維持のために

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション 2.基盤技術   2-2 光格子時計の時刻基準への実利用 ──高精度時系実信号の生成及び国際原子時の校正── Applying an Optical Lattice Clock to a Time Standard : Time Scale Generation and TAI Calibration

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション
2.基盤技術
 
2-2 光格子時計の時刻基準への実利用
──高精度時系実信号の生成及び国際原子時の校正──
Applying an Optical Lattice Clock to a Time Standard : Time Scale Generation and TAI Calibration

p.373
蜂須英和

時を刻む技術とは?

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション   小特集編集にあたって Editorial Preface

小特集 光・時刻リンク技術による高精度な周波数標準のアプリケーション
 
小特集編集にあたって
Editorial Preface

p.362
編集チームリーダー 井戸哲也

小特集 量子技術に着想を得た次世代コンピューティング 3. 半導体技術を利用したイジングマシンの実現と応用   3-1 CMOS アニーリングマシンの概要と開発状況 Outline and Development Status of CMOS Annealing Machine

小特集 量子技術に着想を得た次世代コンピューティング
3. 半導体技術を利用したイジングマシンの実現と応用
 
3-1 CMOS アニーリングマシンの概要と開発状況
Outline and Development Status of CMOS Annealing Machine

p.311
山岡雅直

高いエネルギー効率とスケーラビリティで組合せ最適化問題を解く
 IoTが一般的となり必要な計算能力は増大しているが,従来の計算機の性能向上は半導体微細化の鈍化とともに困難となっている.そこで,処理対象を組合せ最適化問題に特化し,最適化問題をイジングモデルに写像し効率良く解くアニーリングマシンが提案されている.ここでは,半導体回路でイジングモデルを擬似的に再現するCMOSアニーリングマシンを紹介する.このCMOSアニーリングマシンのプロトタイプを開発し,組合せ最適化問題が処理できることを確認した.更に実用化に向けてアプリケーションやソフトウェア技術の開発を行っており,その詳細を解説する.

小特集 量子技術に着想を得た次世代コンピューティング 1. 量子コンピュータ技術の最前線   1-3 高温動作シリコン量子ビットとその量子干渉効果 High-temperature Silicon Qubit and Its Quantum Interference

小特集 量子技術に着想を得た次世代コンピューティング
1. 量子コンピュータ技術の最前線
 
1-3 高温動作シリコン量子ビットとその量子干渉効果
High-temperature Silicon Qubit and Its Quantum Interference

p.275
大野圭司

ここまで分かった,シリコン量子ビットの物理
 シリコン単結晶中の局在電子スピンを用いた量子ビット(シリコン量子ビット)は既存のシリコン技術との整合性の良さから,既存計算機へ量子技術を導入するための突破口として期待されている.しかしながら0.1K以下といった非常に低い動作温度が応用展開を阻む要因の一つであった.我々はシリコンの深い不純物及び,トンネル電界効果トランジスタ素子構造を採用することで,シリコン量子ビットの動作温度を10Kまで向上させた.また素子ゲート電圧による量子ビットエネルギーの高速変調により単一量子ビットの量子干渉効果を観測した.

小特集 量子技術に着想を得た次世代コンピューティング 3. 半導体技術を利用したイジングマシンの実現と応用   3-1 CMOS アニーリングマシンの概要と開発状況 Outline and Development Status of CMOS Annealing Machine

小特集 量子技術に着想を得た次世代コンピューティング
3. 半導体技術を利用したイジングマシンの実現と応用
 
3-1 CMOS アニーリングマシンの概要と開発状況
Outline and Development Status of CMOS Annealing Machine

p.311
山岡雅直

高いエネルギー効率とスケーラビリティで組合せ最適化問題を解く
 IoTが一般的となり必要な計算能力は増大しているが,従来の計算機の性能向上は半導体微細化の鈍化とともに困難となっている.そこで,処理対象を組合せ最適化問題に特化し,最適化問題をイジングモデルに写像し効率良く解くアニーリングマシンが提案されている.ここでは,半導体回路でイジングモデルを擬似的に再現するCMOSアニーリングマシンを紹介する.このCMOSアニーリングマシンのプロトタイプを開発し,組合せ最適化問題が処理できることを確認した.更に実用化に向けてアプリケーションやソフトウェア技術の開発を行っており,その詳細を解説する.

小特集 ハードウェアセキュリティの課題と展望   4. LSI設計・製造から見たハードウェアセキュリティの課題 The Issues about Hardware Security in Term of LSI Design and Manufacture

小特集 ハードウェアセキュリティの課題と展望
 
4. LSI設計・製造から見たハードウェアセキュリティの課題
The Issues about Hardware Security in Term of LSI Design and Manufacture

p.51
成吉雄一郎

情報社会の“知られざる”心臓部を守る
 電子情報通信学会をはじめ情報セキュリティ関連の学会における暗号の発表では暗号の安全性評価のみならず,暗号の実装評価,サイドチャネル解析をはじめとしたタンパ攻撃,並びに対策など実用的な論文も数多く発表されている.一方,LSIの設計・製造を基にセキュリティソリューションに関するビジネスを行う半導体メーカにおいては,純粋な学術研究とは別の課題も抱えている.本稿では半導体メーカにおいてLSIの設計・製造を中心に耐タンパを実装する製品のセキュリティビジネスに関する課題を取り上げる.

小特集 ハードウェアセキュリティの課題と展望   1. ハードウェアセキュリティ研究分野の展望 Perspectives on the Field of Hardware Security Research

小特集 ハードウェアセキュリティの課題と展望
 
1. ハードウェアセキュリティ研究分野の展望
Perspectives on the Field of Hardware Security Research

p.34
松本 勉

IoT時代のハードウェアリテラシー
 あらゆる機器がインテリジェント化される中,セキュリティの確保が重要となっている.また,ハードウェアはセキュリティ強化に効果的に活用し得る.すなわち,ハードウェア「の」セキュリティ,及び,ハードウェア「で」セキュリティ,の両面からの研究のニーズが高まっている.本稿では暗号等のセキュリティ機能の高速・低エネルギー実装,ハードウェアの耐タンパー性・真正性,人工物メトリクス,センサへの攻撃に対抗する計測セキュリティといった,セキュリティとハードウェアが絡む多様なテーマを扱うハードウェアセキュリティ分野について展望する.

小特集 ハードウェアセキュリティの課題と展望   編集にあたって Editorial Preface

小特集 ハードウェアセキュリティの課題と展望
 
編集にあたって
Editorial Preface

p.33
高木一義