小特集 2. ディジタル設計支援 ――大学生がチップ設計・動作検証可能な環境の構築と提供―― Smart Design Environment for Digital Chips: Construction and Deployment of Design Environment in Which Students Can Tapeout Their Chip Designs

小林和淑

自動でチップが設計できる，ノウハウが詰まった設計フロー
　集積回路を設計するには，そのプロセスの設計ルールのみならず，様々なツールの使い方に精通しなければならない．VDEC発足当初からディジタル設計の自動化を目指し，Makefileを活用した設計フローの構築を行ってきた．このフローにより，0.18μmから28nmまでの各種のプロセスで初心者（学生）が簡単にLSIの設計を行うことができる．本稿では，このフローの詳細と検証・測定環境の構築を概説する．