pp901
戸川 望
設計自動化研究を飛躍させた商用設計ツールのインパクト
VDECの登場以前，日本の大学におけるEDA（Electrical Design Automation）研究は小さなサンプル回路を例題とする場合が多く，実回路への適用にハードルがある場合が多かった．VDEC登場により状況は一変する．大学はVDECの商用設計ツール群（論理シミュレータ，回路シミュレータ，論理合成ツール，配置配線ツール等）や設計ライブラリを利用することができ，アイデアを具体的に評価する手段を得た．これにより実規模回路設計が容易となった．その結果，大学におけるEDA研究も大きく飛躍した．本稿では，筆者らの近年の研究例を幾つか取り上げ，日本の大学におけるEDA技術の一部を概観する．